BWP-1

Deska BWP-1 vynikla za účelem si postavit jednoduchý tester IO. Deska obsahuje 3 x 8 vstupně výstupních linek kdy jakákoliv linka muže být vstupní či výstupní a řídící registr, z něhož je 6 linek výstupních. Což umožňuje testovat obvody do velikosti pouzdra DIL 24

Deska zabírá v adresném prostoru 4 adresy. Dekodér adres je úplný a desku jde neadresovat v celém adresném rozsahu s krokem 4 adres. Dekodér adres je dvoj stupňový, první stupeň IO8 7485 dekóduje horní polovinu adresy a druhý stupeň IO6 3205 spodní polovinu adresy. První tři adresy (/S0 až /S3) adresují poty a poslední čtvrtá adresa (/S4) je pro řídící registr.

Každý ze tří 8 bitových portů je složen z výstupního 8 bitového registru (3212) a vstupního 8 bitového budiče (3212) aby bylo možno mít kterýkoliv bit výstupní je za výstupním registrem ještě 8 jednobitových tří stavových budičů (74125) ovládaných přes pomocný registr (2x 74175). Dané řešení není úplně ideální aneb je port vždy vstupní a jen do něj přidávají výstupy.

Původně bylo v plánu použít budiče a registry v pouzdrech DIL 20 ale nakonec jsem použil 3212 a to z toho důvodu že má dva povolovací vstupy a reset, což zjednodušilo výběrové obvody. Jak jsem zjistil tak 3212 je zajímavý multifunkční střadač/budič jen jeho použití komplikuje jeho široké pouzdro DIL 24. Ale v daném zapojení by se moc místa neušetřilo použitím budičů a registrů v úzkých pouzdrech DIL 20 a ještě by bylo potřeba jedno IO na víc.

Původně bylo v plánu, že na desce budou čtyři porty, ale nakonec se vlezli jen tři. Pro potřeby testeru IO je potřeba mít k dispozici ovládací signály a pak také jsem chtěl, aby deska v systému zabírala co nejméně adres. Do volného prostoru byl proto přidán řídící registr IO1 3212. Kdy LOG0 na bitu 7 určuje že se bude provádět zápis do výstupních registrů (3212) a LOG1 určuje že se bude provádět zápis do pomocných registrů (2x 74175). LOG0 na bitu 6 provede reset desky, aneb uvede desku do výchozího stavu, tj. všechny obousměrné porty jsou jako vstupní, pro povolení výstupů je třeba, aby na bitu 6 řídicího registru IO1 3212 byla LOG1. Vzhledem k tomu že řídicí registr IO1 3212 je připojen na systémový reset tak se výchozím stavu nachází deska po reset systému, ale jde desku uvést do výchozího stavu i programově. Zápisem do pomocného registru (2x 74175) se určuje, které bity budou výstupní, aneb na kterém bitu pomocného registru (2x 74175) bude LOG1 tak ten bit bude výstupní. Adresa pomocného registru (2x 74175) je shodná s adresou výstupního registru (3212) to kam se bude, provát zápis určuje bit 7 řídicího registru IO1 3212.

Datová sběrnice je od systémové sběrnice oddělená obousměrným budičem IO4 74245, taktéž jsou pomoci budičů 74125 oddělené od systémové sběrnice signály IOR, IOW a RES.

Význam nastavovacích propojek dekodéru adres.

JP1		JP2
1-2	2-3	1-2	2-3	bázová adresa
	×	×		x0H
×		×		x4H
	×		×	x8H
×			×	xCH

× - spojeno

JP3
1	2	3	4	bázová adresa
×	×	×	×	0xH
	×	×	×	1xH
×		×	×	2xH
		×	×	3xH
×	×		×	4xH
	×		×	5xH
×			×	6xH
			×	7xH
×	×	×		8xH
	×	×		9xH
×		×		AxH
		×		BxH
×	×			CxH
	×			DxH
×				ExH
				FxH

× - spojeno

Seznam součástek

polovodiče

7	IO2, IO15, IO17, IO19, IO21, IO23, IO25	74LS125
1	IO3	74LS04
1	IO4	74LS245
1	IO5	74LS20
1	IO7	74LS32
1	IO8	74LS85
6	IO16, IO18, IO20, IO22, IO24, IO26	74LS175
7	IO1, IO9 - IO14	3212
1	IO6	3205,74LS138

Kondenzátory

1	C1	47µ	elektrolytický
1	C2	100n	keramický
2	C3, C4	50µ	elektrolytický
10	C5 - C14	33n	keramický

odpory

24	R1 - R24	22k
4	R25 - R28	4k7
3	R29, R30, R32	1k
1	R31	560

ostatní

1	X1	TY517 62 11 nebo TY 525 62 11	klíč C6
2	X2, X3	TY513 30 11 nebo TY 527 30 11	klíč F3
2	JP1, JP2	jumper 1x3
1	JP3	jumper 2x4

Zapojení konektoru X1

č.	signál	význam	typ		č.	signál	význam	typ
1					2
3					4
5					6
7					8	RES	nulování	INP
9					10	IOR	čteni z portu	INP
11					12	IOW	zápis do portu	INP
13	AEN	povolení adres	INP		14
15	+5V	napájení	NAP		16	+5V	napájení	NAP
17	+5V	napájení	NAP		18	+5V	napájení	NAP
19	0V	zem	NAP		20	0V	zem	NAP
21					22
23					24
25					26
27					28
29					30
31	D4	data	I/O		32	D3	data	I/O
33	D6	data	I/O		34	D5	data	I/O
35	D2	data	I/O		36	D7	data	I/O
37	D0	data	I/O		38	D1	data	I/O
39	A1	adresa	INP		40	A0	adresa	INP
41	A3	adresa	INP		42	A2	adresa	INP
43	A5	adresa	INP		44	A4	adresa	INP
45	A7	adresa	INP		46	A6	adresa	INP
47					48
49					50
51					52
53	0V	zem	NAP		54	0V	zem	NAP
55					56
57					58
59					60
61					62

Typ signálu:	INP	vstupní
	OUT	výstupní
	I/O	obousměrný
	NAP	napájení

Zapojení konektoru X2

č.	signál	význam	typ		č.	signál	význam	typ
1	0V	zem	NAP		2	P1-IO6	port P1	I/O
3	0V	zem	NAP		4	P1-IO5	port P1	I/O
5	0V	zem	NAP		6	P1-IO4	port P1	I/O
7	0V	zem	NAP		8	P1-IO3	port P1	I/O
9	0V	zem	NAP		10	P1-IO2	port P1	I/O
11	0V	zem	NAP		12	P1-IO1	port P1	I/O
13	0V	zem	NAP		14	P1-IO0	port P1	I/O
15	0V	zem	NAP		16	P0-IO7	port P0	I/O
17	0V	zem	NAP		18	P0-IO6	port P0	I/O
19	0V	zem	NAP		20	P0-IO5	port P0	I/O
21	0V	zem	NAP		22	P0-IO4	port P0	I/O
23	0V	zem	NAP		24	P0-IO3	port P0	I/O
25	0V	zem	NAP		26	P0-IO2	port P0	I/O
27	0V	zem	NAP		28	P0-IO1	port P0	I/O
29	0V	zem	NAP		30	P0-IO0	port P0	I/O

Typ signálu:	I/O	obousměrný
	NAP	napájení

Zapojení konektoru X3

č.	signál	význam	typ		č.	signál	význam	typ
1	0V	zem	NAP		2	P2-IO7	port P2	I/O
3	0V	zem	NAP		4	P2-IO6	port P2	I/O
5	0V	zem	NAP		6	P2-IO5	port P2	I/O
7	0V	zem	NAP		8	P2-IO4	port P2	I/O
9	0V	zem	NAP		10	P2-IO3	port P2	I/O
11	0V	zem	NAP		12	P2-IO2	port P2	I/O
13	0V	zem	NAP		14	P2-IO1	port P2	I/O
15	0V	zem	NAP		16	P2-IO0	port P2	I/O
17	0V	zem	NAP		18	P0	řídící registr	OUT
19	0V	zem	NAP		20	P1	řídící registr	OUT
21	0V	zem	NAP		22	P2	řídící registr	OUT
23	0V	zem	NAP		24	P3	řídící registr	OUT
25	0V	zem	NAP		26	P4	řídící registr	OUT
27	0V	zem	NAP		28	P5	řídící registr	OUT
29	0V	zem	NAP		30	P1-IO7	port P1	I/O

Typ signálu:	OUT	výstupní
	I/O	obousměrný
	NAP	napájení

Schéma BWP-1 a černobílá verze ZDE.

DPS BWP-1